Fragment książki:

Przez układy cyfrowe rozumieć będziemy układy techniczne służące do przekształcania, sygnałów zmieniających się w sposób skokowy, czyli przyjmujących wartości z określonego skończonego zbioru, najczęściej dwuelementowego. Przy opisie własności układu cyfrowego w zasadzie nie interesuje nas jego zachowanie się dla innych wartości sygnału wejściowego, np. leżących pomiędzy określonymi wartościami dyskretnymi. Takie podejście różni układy cyfrowe od układów analogowych, gdzie przyjmuje się, że sygnały wejściowe i wyjściowe mogą zmieniać się w sposób ciągły i ważne jest zachowanie się układów dla sygnałów wejściowych przyjmujących wartości ze zbioru continuum.
Biorąc powyższe pod uwagę, możemy sformułować następujący model matematyczny układu cyfrowego. Modelem układu cyfrowego,jest układ o m wejściach i n wyjściach przedstawiony na rys, gdzie ... są odpowiednio sygnałami wejściowymi i wyjściowymi. Składowe X1. X2, ... oraz y1, y2> ... mogą przyjmować jedynie dwie wartości, które oznaczymy symbolicznie przez 0 i 1. Zbiory - wszystkich możliwych sygnałów na wejściu i wyjściu oznaczać będziemy przez X i Y.

Spis treści: 

1. WIADOMOŚCI PODSTAWOWE 
1.1. Pojęcia podstawowe 
1.2. Przedstawianie informacji w układach cyfrowych 
1.2.1. Systemy pozycyjne przedstawiania liczb 
1.2.2. Naturalny system dwójkowy 
1.2.3. System ósemkowy i szesnastkowy 
1.2.4. Kod Graya 
1.2.5. Kody dwójlcowo-dziesiętne 
1.2.6. Kody o stalej liczbie jedynek 
1.2.7. Kody alfanumeryczne 
1.2.8. Systemy dla przedstawiania liczb ze znakiem 
1.2.9. Kody z zabezpieczeniami 
1.2.10. Operacje arytmetyczne na liczbach dwójkowych 
1.3. Dwuelementowa algebra Boole'a 
1.3.1. Aksjomaty i ważniejsze tożsamości 
1.3.2. Ważniejsze funkcje logiczne 
1.3.3. Postacie kanoniczne funkcji logicznej 
1.3.4. Systemy funkcjonalnie pełne 
1.3.5. Przykłady algebr Boole'a 
Zadania 

2. SYNTEZA UKŁADÓW KOMBINACYJNYCH 
2.1. Minimalizacja funkcji logicznych 
2.1.1. Metoda Quine'a-McCluskeya 
2.1.2. Metoda tablic Karnaugha 
2.2. Synteza strukturalna układów kombinacyjnych 
2.3. Układy iteracyjne 
2.4. Hazard w układach kombinacyjnych 
Zadania 

3. SYNTEZA UKŁADÓW SEKWENCYJNYCH 
3.1. Tworzenie opisu formalnego 
3.2. Minimalizacja liczby stanów 
3.3. Zmiana modelu układu 
3.4. Synteza układów synchronicznych 
3.4.1. Kodowanie stanów wewnętrznych 
3.4.2. Przerzutniki 
3.4.3. Wyzwalanie przerzutników i synchronizacja układów sekwencyjnych 
3.4.4. Synteza kombinacyjna 
3.5. Synteza układów asynchronicznych 
3.5.1. Tworzenie grafu układu asynchronicznego 
3.5.2. Struktura układów asynchronicznych 
3.5.3. Kodowanie układów asynchronicznych 
3.5.4. Synteza kombinacyjna układów asynchronicznych 
Zadania 

4. REALIZACJA TECHNICZNA UKŁADÓW LOGICZNYCH 
4.1. Układy TTL 
4.1.1. Budowa i działanie podstawowych bramek 
4.1.2. Charakterystyki statyczne 
4.1.3. Parametry gwarantowane 
4.1.4. Napięcie i prąd zasilania 
4.1.5. Stopnie wyjściowe 
4.2. Układy CMOS 
4.2.1. Podstawowe własności tranzystora MOSFET 
4.2.2. Bramki NOT, NAND i NOR 
4.2.3. Główne charakterystyki elektryczne 
4.2.4. Parametry gwarantowane 
4.2.5. Bramka transmisyjna 
4.2.6. Bramka trójstanowa 
4.3. Seria 74 
Zadania 

5. MODUŁOWE UKŁADY CYFROWE 
5.1. Konwertery kodów 
5.1.1. Kodery 
5.1.2. Dekodery 
5.1.3. Inne konwertery 
5.2. Multipleksery 
5.2.1. Multipleksery w syntezie układów kombinacyjnych 
5.3. Demultipleksery 
5.3.1. Demultipleksery w syntezie układów kombinacyjnych 
5.4. Komparatory i sumatory 
5.4.1. Komparatory 
5.4.2. Sumatory 
5.5. Przerzutniki 
5.5.1. Inne przerzutniki 
5.6. Rejestry 
5.6.1. Budowa rejestrów 
5.6.2. Liczniki pierścieniowe 
5.6.3. Liczniki pseudopierścieniowe 
5.6.4. Rejestry liniowe 
5.7. Liczniki 
5.7.1. Wiadomości ogólne 
5.7.2. Liczniki synchroniczne 
5.7.3. Liczniki asynchroniczne 
5.7.4. Skracanie cyklu w licznikach MSI 
5.8. Pamięci zapis/odczyt 
5.8.1. Pamięci statyczne RAM 
5.8.2. Pamięci dynamiczne RAM 
5.8.3. Architektura pamięci RAM 
5.8.4. Pamięci o innyin dostępie 
Zadania 

6. PROGRAMOWALNE MODUŁY CYFROWE 
6.1. Połączenia programowalne 
6.2. Struktury układów programowalnych 
6.2.1. Układy typu PLA/PLS 
6.2.2. Układy typu PROM 
6.2.3. Układy typu PAL/GAL 
6.2.4. Układy typu CPLD 
6.2.5. Układy typu FPGA 

7. JĘZYK VHDL 
7.1. Struktura języka VHDL 
7.1.1. Deklaracja elementu 
7.1.2. Architektura elementu 
7.2. Współbieżne elementy VHDL 
7.2.1. Obiekty danych i ich identyfikatory 
7.2.2. Typy i atrybuty danych 
7.2.3. Operatory 
7.2.4. Przeciążanie operatorów i konwersja typów 
7.3. Sekwencyjne elementy VHDL 
7.3.1. Procesy 
7.3.2. Zmienne 
7.3.3. Instrukcje sekwencyjne 
7.3.4. Procesy kombinacyjne i zegarowe 
7.3.5. Synchroniczne układy sekwencyjne 
7.3.6. Asynchroniczne układy sekwencyjne 
7.4. Strukturalne elementy VHDL 
7.4.1. Biblioteki i pakiety 
7.4.2. Podprogramy 
7.4.3. Komponenty 
7.4.4. Instrukcja generate 
Odpowiedzi do zadań 
Literatura